Análisis rejilla de tierra

Reducción en el tamaño es vital para diseñar microchips con el aumento de las velocidades de operación . Diseños eficientes de simulación proporcionan un método viable de dicha rejilla diseña y evita errores que se producen a partir de los métodos menos exactos que ignoran ciertas características, tales como jardines. Reducción Jerárquico y Análisis

diseños reductoras de tamaño han trabajado sin error para un número limitado de tipos de circuitos . Análisis de los algoritmos matemáticos de diseño puede localizar problemas en el enfoque . Reducción jerárquica Relajado aborda el problema mediante el análisis del circuito general de errores , entonces los subcircuitos que están contenidos dentro .
Sobreestimación de capacitancia

Los modelos actuales (Febrero 2011 ) de transistor circuitos fallan para estimar la fuga o pérdida de energía de los circuitos implicados y los terrenos necesarios para el funcionamiento seguro del sistema . El funcionamiento eficiente del circuito general sólo puede obtenerse a través de la sobreestimación de la potencia necesaria . Esto reduce la eficiencia .
Transistor como fuente de corriente

Modelos de redes eléctricas han utilizado el transistor como la fuente de la corriente. Esto no es un método eficaz , aunque es simple. Mediante la sustitución de los algoritmos para el sistema en su conjunto con las ecuaciones para cada interruptor , la eficiencia del sistema mejorado.